⑪ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-288613

@Int_CI_4

識別記号

庁内整理番号

母公開 昭和61年(1986)12月18日

17/06 H 03 H

15/00

7328-5J 8124-5]

審査請求 未請求 発明の数 1 (全5頁)

49発明の名称

ディジタルフィルタ

②特 頤 昭60-129889

22H 願 昭60(1985)6月17日

川崎市中原区上小田中1015番地 富士通株式会社内 吉 弘 79発明 者 田 美 川崎市中原区上小田中1015番地 富士通株式会社内 砂発 眀 者 佐 藤 川崎市中原区上小田中1015番地 富士通株式会社内 彦 眀 者 谷 智 個発 眀 者 Ш 雅 美 川崎市中原区上小田中1015番地 富士通株式会社内 @発 越 川崎市中原区上小田中1015番地 富士通株式会社内 眀 者 之 の発 海 上 重 富士通株式会社 川崎市中原区上小田中1015番地 る。 阋 人

弁理士 柏谷 昭司· 外1名 910 理

- 発明の名称 ディジタルフィルタ
- 2 特許請求の範囲

ランダムアクセスメモリ (1) と、

順次歩進するアドレスレジスタ (2) の内容に よる前記ランダムアクセスメモリ (1) のアドレ スと、前配内容にフィルタのタップ数Nを加算し た値の前記ランダムアクセスメモリ (1) のアド レスとに同一の入力データを書込み、且つ前記ア ドレスレジスタ (2) の内容に 1~Nの値を順次 加算した値の前記ランダムアクセスメモリ (1) のアドレスからデータを順次読出す制御を行うア ドレス制御部(3)と、

節配ランダムアクセスメモリ (1) から頃次統 出されたデータに係数を乗算して累算する演算部 (4) とを備えた

ことを特徴とするディジタルフィルタ。

9 発明の詳細な説明

(概要)

トランスパーサル形のディジタルフィルタのタ

ップ遅延をランダムアクセスメモリを用いて実現 したもので、入力データをランダムアクセスメモ リの異なるアドレスに同時的に書込み、タップ数 に対応したデータを順次流出して、係数の乗算。 異算を行い、簡単な構成及び制御によって、ラン ダムアクセスメモリによる仮想的データシフトに よりタップ遅延を実現するものである。

(産業上の利用分野)・

本発明は、ランダムアクセスメモリを用いてタ ップ遅延を実現したトランスパーサル形のディジ タルフィルタに関するものである。

トランスパーサル形フィルタは、入力データを 順次所定時間遅延させたデータに係数を乗算して 異算するものであり、時間領域自動等化器や各種 の信号処理用のフィルタに適用されている。

(従来の技術)

従来のトランスパーサル形フィルタは、第4図 に示す構成を有するものであり、入力鎖子21に 加えられたデータは、1サンプリング時間Tの遅 延索子22によって順次遅延され、係数器23に

(2)

於いて所定係數と桑算されて加算器 2 4 に加えられ、加算結果がフィルタ出力として出力端子 2 5 から出力されるものである。従って、フィルタ出力 Y: は入力データを X: フィルタ係数を C: とすると、

$$Y_{t} = \sum_{i=1}^{N-1} C_{i,i} \cdot X_{t-1} \qquad (1)$$

で表される。入力データX、を順次シフトする構成としては、シフトレジスタが一般的であるが、 ランダムアクセスメモリによってタップ遅延を実現する構成も知られている。

(発明が解決しようとする問題点)

トランスパーサル形フィルタのタップ選延をシフトレジスタで実現する場合は、シフトレジスタのシフト段数が2 の構成が普通であることから、任意のタップ数を実現する為には、ハード規模の増加、或いは、入出力関の遅延増加等の問題がある。

又ランダムアクセスメモリでタップ運延を実現 する場合は、任意数のタップを形成することが可

(3)

ドレス制御部3と、前記ランダムアクセスメモリ 1から順次院出されたデータに係数を乗算して累 算して出力する演算部4とを有するものである。

(実施例)

以下図面を参照して本発明の実施例について詳 梱に説明する。

第2図は本発明の実施側のブロック図であり、

能であり、且つ係数の演算順序を任念に選定することができるが、データをシフトさせる為に、読出し書込みを行わなければならず、処理量が増加する欠点がある。又アドレス制御により仮想的なシフトを行わせる場合は、アドレスカウンタやシフト位置を指示するポインタ等を必要とするから、回路規模が大きくなる欠点がある。

本発明は、簡単な構成によってディジタルフィルタのタップ遅延を実現することを目的とするものである。

…(問題点を解決するための手段)

本税明のディジクルフィルタは、第1図を参照して説明すると、ランダムアクセスメモリ1とと、アドレスレジスタ2と、このアドレスレジスタ2の内容によるアドレスと、その内容にフィルタのタップ数Nを加算した値のアドレスとによって、同一の入力データを前記ランダムアクセスメモリ1からの読出しを行うア

(4)

入力データがランダムアクセスメモリ L に加えられると、アドレスレジスタ 2 の内容がセレクタ 1 5 により選択されて書込アドレスとしてランダムアクセスメモリ 1 に加えられる、そして、入力データの 1 回目の替込みが行われると、次にセレクタ 1 5 により加算器 1 3 の出力、即ち、アドレスレジスタ 2 の内容にタップ数 N を加算した値が

(5)

(6)

選択されて登込アドレスとしてランダムアクセスメモリしに加えられる。従って、入力データは、ランダムアクセスメモリ1の相互にN離れた2個所に書込まれる。

次に、セレクタ15により加算器14の出力が 選択されて、銃出アドレスとしてランダムアクセスメモリ1に加えられる。その時、制御部16に よってレジスタ12から頃次1~Nの値が加算器 14に加えられる。従って、銃出アドレスは、アドレスレジスタ2の内容に1~Nを順次加算した ものとなる。又アドレスレジスタ2の内容は、0 ~(N-1)となるように制御部16によって制 御される。

ランダムアクセスメモリ1から順次院出されたデータは乗算器18に加えられ、統出アドレスに対応した係数が係数レジスタ17から乗算器18に加えられるから、データと係数との乗算が行われ、乗算結果は加算器19に加えられる。加算器19にはレジスタ20の内容が加えられるので、レジスタ20には異算結果がセットされ、出力デ

(7)

順序は任意で良いものであり、統出アドレスに対応した係数が、係数レジスタ17から乗算器18に加えられて銃出データと乗算され、加算器19による累算結果がレジスタ20にセットされて、出力データとなる。

1~5番地の競出動作が終了した後の時刻t1では、アドレスレジスタ2の内容は、割御部16によって+1され、その時刻t1の入力データの1は、ランダムアクセスメモリ1の1番地と6番地とに書込まれる。そして、2~6番地のデータが順次税出されて、係数との乗算とその乗算結果の異算とが行われる。

時刻 t 2 に於いては、アドレスレジスタ 2 の内容は + 1 されて 2 となり、ランダムアクセスメモリ 1 の 2 番地と 7 番地とに入力データが移込まれ、3 ~ 7 番地からデータが読出され、時刻 t 3 に 於いては、アドレスレジスタ 2 の内容は 3 となり、ランダムアクセスメモリ 1 の 3 番地と 8 番地とに入力データが移込まれ、4 ~ 8 番地からデータが読出され、時刻 t 4 に 於いては、アドレスレジ

ータとなる。データが外部に読出されると、レジ スタ 2 0 はクリアされる。

レジスタ11は、固定のタップ数Nをセットするものであるから、単純なワイヤード論理回路で構成することも可能であり、又レジスタ12は、 1~Nの数値を順次出力できる構成で良いから、簡単なカウンタとすることも可能である。

前述の機能は、マイクロブロセッサを用いて実現することも可能であり、乗算器 1 8 や各加算器 1 3、1 4、1 9 は、マイクロブロセッサの演算 機能で実現することができる。

第3 図は本発明の実施例の動作説明図であり、タップ放 N = 5 とした場合を示すものである。時刻 t 0 に於いて、アドレスレジスタ 2 の内容が 0 であると、入力データの 0 は、ランダムアクセスメモリ I の 0 番地と (0 + N) = 5 番地とに書込まれる。そして、読出アドレスは、アドレスレジスタ 2 の内容に 1 ~ Nを加算した値となるものであるから、 1 ~ 5 番地のデータ (- 4 - 3 . - 2 . - 1 . 0) が順次読出される。各番地の設出

(8)

スタ 2 の内容は 4 となり、ランダムアクセスメモリ 1 の 4 脅地と 9 番地とに入力データが普込まれ、 5 ~ 9 番地からデータが続出される。

そして、時刻 t 5 となると、アドレスレジスタ 2 の内容は + 1 されて、最初の 0 となる。即ち、アドレスレジスタ 2 は、前述のように、0~(1)の巡回内容となるように時刻毎に歩過間の場合は、0~4 の盗回内容となる。従って、時刻 t 5 に於いる。 ではいるのである。 だって、時刻 t 5 に於いたと 5 不らな はして、1~5 番地には、時刻 t 1~ t 5 に 書込まれたデータ (1 た 2 、 3 、 4 、 5)が存在する不連続な 決出 アドレスを用いる必要がなくなる。

以下同様にして、時朝 t 1 4 では、アドレスレジスタ 2 の内容が 4 となり、ランダムアクセスメモリ 1 の 4 番他と 8 番地とに入力データの 1 4 が 書込まれ、5 ~ 9 番地からデータ (10, 11,

(9)

(10)

12, 13, 14) の焼出しが行われる。そして、時刻 t 15 になると、アドレスレジスタ2の内容は0に戻り、ランダムアクセスメモリ1の0番地と5番地とに入力データが書込まれ、1~5番地からデータが読出されることになる。

従って、ランダムアクセスメモリ1に同一データを2個所に書込むことにより、データの読出、書込動作によるシフトの必要がないと共に、簡単なアドレス制御で仮想的データシフトにより、タップ運延を実現することができる。

(発明の効果)

以上説明したように、本発明は、アドレスレジスタ2の内容とそれにフィルタのタップ数 N で かり なった値とを書込アドレスとして、ランダムアクセスメモリ1に同一の入力データを書込み、そのアドレスレジスタ2の内容に1~Nを加算したで、ランダムアクセスメニアとして、ランダムアクセスメニアとして、ランダムアクを順次説出し、係数の乗算と異なるの演算を演算部もで行うものであり、アドレスと
ジスタ2の内容を順次0~(N-1)の巡回歩渡

制御を行うだけで、1~Nは予め設定された数で あるから、簡単なアドレス制御でタップ遅延を実 現することが可能となるものである。

4 図面の簡単な説明


第1図は本発明の原理プロック図、第2図は本 発明の実施例のプロック図、第3図は本発明の実 旋例の動作説明図、第4図は従来例のプロック図 である。

1 はランダムアクセスメモリ、 2 はアドレスレジスタ、 3 はアドレス制御館、 4 は油宣館である

特許出願人 富士通株式会社 代理人弁理士 柏 谷 昭 司 代理人弁理士 波 提 弘 一

(11)


(12)




第 1 図

本発明の実施例のプロック図 第2図

--82--





本発明の実施例の動作説明図 第 3 図